Desmontagem do cabo Xilinx DLC4 ou XChecker

   

   Esse post fala do cabo DLC4, conhecido por XChecker dentro dos programas da Xilinx, ele é serial, tem interface JTAG e serial para configuração de FPGA, o cabo é muito interessante, porém todos os softwares Webpack do fabricante, a partir da versão 4 já não suportam mais essa interface de programação.

   Para usá-lo, é necessário uma porta serial real, e o Webpack mais antigo que essa versão, ou então o software ainda mais velho, da linha Foundation.

   Abrindo, nota-se que a placa é bem densa, de um lado há uma ram estática de 128kB, como na foto:

   Já do outro lado, há um FPGA da Xilinx, linha XC3000 esta já descontinuada, este FPGA é da segunda linha que foi lançada, vale a pena lembrar que o FPGA como conhecemos foi criado pela Xilinx, da já extinta linha XC2000.

   O XC3042, é um FPGA que não possui memória de configuração não volátil interna (como a grande maioria), sendo RAM, um dos métodos mais usuais de se usá-lo em circuitos é com o uso de uma memoria de configuração, nesse caso é a XC1736, logo acima do FPGA, verifica-se que ele é ROM, mas, esta não é a única forma de se configurar essa linha em específico, sendo comum o uso de memórias EPROM nessa época, notamos que nesse caso, houve uma preferência lógica por soluções em circuitos integrados do próprio fabricante.

   Também há um LT1281, este muito similar ao MAX232, porém com menor consumo de energia e exigindo capacitores menores, o consumo baixo é algo muito importante nessa aplicação, já que a alimentação vem do próprio circuito a ser conectado.

  

    Mas qual a real necessidade de uma RAM e um FPGA num cabo desses? A resposta é que além das operações corriqueiras como programação e configuração, esse cabo também pode ler os estados do dispositivo em teste, além de gerar pulsos de clock especificados para finalidades de diagnósticos dos circuitos internos ao FPGA sendo testado, logo este não é somente um dispositivo para programação.

    É isso aí pessoal! Comentem, não custa nada!