Em Março foi publicado um artigo meu na revista Saber Eletrônica 446, ele trata do interfaceamento com memórias RAM Dinâmicas (DRAM), nesse artigo usei um ATMEGA16 e um CPLD Xilinx XC9572 em conjunto com uma memória de 4Mbits.
Para o controlador que é oferecido, pode-se usar DRAM, como nas encontradas em pentes de memória SIMM30 e SIMM72 FPM, pentes que eram usados em 286/386/486 e em alguns casos Pentium 1, além disso, drive de CDROM tem dessas memórias, placa mãe de XT, MSX também.
Leia o artigo, no site da revista além dos arquivos VHDL para o controlador do CPLD há também as rotinas em C para o AVR, que tratam de se comunicar com o core, além de um arquivo hex compilado com um programa de testes (lê/grava/faz leituras e gravações sequenciais).
Aguarde, logo contribuirei com mais artigos, o segundo deve sair em breve, assim que eu tiver tempo de trabalhar com isso.
Para baixar a revista:
http://www.sabereletronica.com.br/files/file/se446.pdf
Um bom fim de semana a todos!
0 comentários:
Postar um comentário